

# PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

60-010780

(43)Dat of publication of application: 19.01.1985

(51)Int.CI.

H01L 29/78

(21)Application number: 58-119277

(71)Applicant: FUJITSU LTD

(22)Date of filing:

30.06.1983

(72)Inventor: SHIRATO TAKEHIDE

**INABA TORU** 


SHIRAI KAZUNARI

# (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To form a short channel MIS transistor, which has d sired threshold voltage, and withstand voltage between a source and a drain thereof is high, extremely easily by combining the ion implantation of high acceleration energy and the ion implantation of low acceleration energy.

CONSTITUTION: A mask is formed on the surface of a P- type silicon substrate 11 and a P type impurity is deposited, field oxide films 12 and P+ type channel- cut regions 13 in the lower sections of the oxide films are formed, and the mask is removed and gate oxide films 14 are shaped through slight thermal oxidation. On structure (a), the mask (a Mi mask) with a window slightly wider than a gate section is formed on the gate oxide film 14, and a first impurity introducing region 18 and a second impurity introducing region 19 are formed. A Mi mask is unnecessitated in structure (b). Gate electrode materials are applied, gate electrodes 15 are shaped through the patterning of the gate electrode materials, an N type impurity is introduced through ion implantation while using the gate electrodes 15 as masks, and N+ type source and drain regions 16, 17 are formed through annealing treatment.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

# ⑬ 日本国特許庁 (JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭60—10780

⑤Int. Cl.<sup>4</sup>
H 01 L 29/78

識別記号

庁内整理番号 7377-5F 43公開 昭和60年(1985)1月19日

発明の数 1 審査請求 未請求

(全 5 頁)

# **匈半導体装置の製造方法**

②特

顧 昭58-119277

22出

頁 昭58(1983)6月30日

勿発 明 者 白土猛英

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 稲葉透

川崎市中原区上小田中1015番地 富士通株式会社内

⑫発 明 者 白井一成

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

明細質

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

一導電型半導体基板上にMISトランジスタを 形成するに際して、イオン注入法を用いて少なく ともゲート電極が記数される領域頂下の半導体基 板に、眩半導体基板と同導電視を有し且つソース ドレイン領域よりも深い第1の不純物導入領域を 形成し、眩第1の不純物導入領域の表面近傍にイ オン注入法を用いて関値電圧を所望の値にするよ うな第2の不純物導入領域を形成する工程を有す ることを特徴とする半導体装置の製造方法。

- 3. 発明の詳細な説明
  - (a) 発明の技術分野

本発明は半導体装置の製造方法に係り、特化ソース、ドレイン間の耐圧劣化を防止したショートチャネルMIS型(以下では代勢的なMOS型で脱明する)選界効果トランジスタの製造方法に関する。

- 1 -

## (b) 従来技術と問題点

従来MOSトランジスタを形成する際には、低不純物農産の半導体基板を用い、該半導体基板と 同導電型の不純物をその表面近傍にイオン注入することによって最低ゲート電圧(関値電圧)を制御する方法が多く採用される。

第1図はこれを不純物器度プロファイルで示したもので、同図中し、はシリコン半導体基板表面、し、は該基板面上の二酸化シリコン(SiO。)膜の表面を示し、Cは不純物濃度分布曲線である。そしてし、はグラフの縦軸を兼ねており且つ不納物器度を表わしており、横軸は表面からの深さを表わしている。一般にこの閾値制御のための不納物イオン打込みの加速電圧は、不純物器度分布曲線CのピークRpが基板表面面下つまりチャネルが形成される部分にくるように潜定され、そして該ビーク値が閾値電圧を所望の値にする濃度になるように不純物の打込み量が選択される。

第2図はかかる処理を受けたMOSトランジスタを示し、1はシリコン半導体基板、2は基板表

面のフィールド酸化膜、3はゲート酸化膜、4はゲート酸塩、5、6はソース、ドレイン領域、7はチャネル・カット領域、そして8が上記イオン注入により形成された、基板と同導電型で且つ不純物濃度が調整された(高くされた)領域で、チャネルが形成される領域である。各部の導電型は基板がP型ならば図示の通りである。なお+・ーは濃度の大小を示すが、例えば8は基板より濃度が高いなど相対的なものである。

1/

チャネル長が比較的大きい、即ち数値例で言え はp型20(Ω~cm)基板を使用しチャネル長が 3(Д m)以上である場合は、従来方法でトラン ジスタを形成してもソース。ドレイン間でパンチ スルーを起す(接合耐圧が劣化する)という問題 は消えなくてよいが、これよりショートチャネル になるとこの問題が無視できなくなって来る。

そとでショートチャネルのMOSトランジスタ に於ては、この問題を除去するために従来、高不 純物健度基板を使用する、あるいは基板と同導電 型の不純物の高温ランニングにより形成されたウ

- 3 -

を用いて少なくともゲート電極が配設される領域 直下の半導体基板に、舷半導体基板と同導電型を 有し且つソース。ドレイン領域よりも繰い第1の 不純物導入領域を形成し、該率1の不純物導入領域の表面近傍にイオン注入法を用いて随値電圧を 所望の値にするような第2の不純物導入領域を形 成する工程を有するととを特徴とする。

#### (e) 発明の実施例

以下本発明を、第3図に示す本発明の一実施例に於ける素故の不純物酸度プロファイル図、第4図に示す本発明の他の一実施例に於ける基板の不純物酸度プロファイル図、第5図に示す本発明の方法を用いて形成したMOSトランジスタの一構造例の模式断面図(イ)及び他の一構造例の模式断面図(ロ)を用いて説明する。

本発明は低不純物農展基板を使用し、基板と向 導電型不純物を高加速エネルギーでイオン注入す ることにより、少なくともグート電極頂下部の基 板にソース・ドレイン領域より深い基板より高濃 度の第1の不純物導入領域を形成し、これによっ エル領域を使用する等の方法が用いられている。 しかし前者の高不純物濃度症板を用いる方法に於 ては、眩茫板に形成される総てのMOSトランジ スタのソース、ドレイン接合容負が増大し、動作 速度が遅くなる等の問題を生じる。又後者は基板 には低不純物濃度の基板を用い、ショートチャネ ルMOSトランジスタが形成される部分の不純物 線度を選択的に不純物の熱拡散に変り高めるもの であるが、熱拡散(高温ランニンク)には1200 (で)などの高温を要し炉の寿命が短かくなる(炉 のもらが悪くなる)という問題を生じていた。

#### (c) 発明の目的

本発明は、上記問題点に繋み、低い接合容量で しかもパンチスルーの防止がなされ、且つ所望の 岐値電圧を有するショートチャネルMOSトラン ジスタを、余分な高温拡散処理を行わずに容易に 製造する方法を提供するものである。

#### (d) 発明の構成

即ち本発明は一導電型半導体熱板上にMISト ランジスタを製造する方法に於て、イオン往入法

- 4 -

てパンチスルー現象によるソース、ドレイン開酎 圧の劣化を防止し、次いで少なくともゲート電極 直下部の残板表面近傍へ低加速エネルギーで第2 の不純物をイオン注入することにより、前者との 総和として装面近傍の不純物濃度を制御し、これ によって閾値電圧を自由に制御するものである。

第1の実施例は、高加速エネルギーによる第1のイオン注入を行った後、基板の装面近傍領域に は加速エネルギーで行う第2のイオン注入に、第 1のイオン注入によって与えられる基板を開 記第1のイオン注入によって与えられる基板を開 近傍の第1導電製不納物優度を更に高め、これに よって所型の閾値電圧を得る場合で、第3図はこ の場合の基板の不納物優度ブロファイルを示した ものである。同図に於てC,は上記第1のイオン 注入による基板と同導電型不純物の磯度分布曲 で、該曲線C,のピークRP,は図示のように基板 で、該曲線C,のドレインの底部に入った所で、且つ例えばソース、ドレイン領域(図示せず)の底部より浅い所 にあり、酸イオン打込み領域の底部はソース、ド

#### 特面昭6D-10780(3)

レイン領域の底部より深い所にあるようにする。 又C。は第2のイオン注入による蒸板と同導戦型 不純物の融度分布曲線で、該曲線C。のビークR p, は図示のように基板表面L,近傍のチャネル が形成される領域にあるようにする。又C。は上 記第1、第2のイオン注入の総和によって形成さ れた一導電型不純物の濃度曲線で、関値電圧は該 曲線C。の蒸板表面L,近傍の一導電型不純物器 度Aによって央められる。(図中L。は基板面上 のSiO。膜面を示す)

第2の実施例は基板と同導電型の不納物を用い 高加速エネルギーによる第1のイオン注入を行っ た後、基板の表面近傍領域に低加速エネルギーで 行う第2のイオン注入に、第1のイオン注入と逆 の導電型の不純物を使用し、第1のイオン注入に よって与えられる著板表面近傍の第1導電型不純 物の一部を該逆導電型不純物でコンペンセートす ることにより該領域の一導電型不純物濃度を低め これによって所望の閾値電圧を得る場合で、第4 図はこの場合の基板の不純物濃度プロファイルを

- 7-

近傍に形成された第2の p 型個域を示す。即ち第5 図(イ)に示す構造に於ては第1のイオン注入による第1の p 型領域18がケート電極15 直下のチャネル部及びその周囲のみに形成され、第5 図(ロ)に示す構造に於ては活性領域つまりトランジスタを形成する領域全体に形成される。従ってソース、ドレインの接合容量を減少せしめ動作速度を向上せしめるうえでは第5 図(イ)の構造の方が有利である。

次に第5図(イ)及び(ロ)を参照して製造工程の紙略を述べると、p 型シリコン基板11表面にマスク(図示せず)を形成してチャネル・カット領域13形成のためのp型不純物をデポシットしたのち、選択機酸化法によりフィールド酸化膜12及びその下部のp+型チャネル・カット領域13を形成し、マスクを除いて軽く熱酸化してゲート酸化膜14を形成し、(イ)の構造の場合酸ゲート酸化膜14上にゲート部よりや1広い窓を持つマスク(Miマスクと称す、図示せず)を形成しp型不純物例えばほう楽(B+) を用いる

第5 図(イ)及び(ロ)は本発明の方法を用いて形成したMのSトランジスタの異なる構造例を示したもので、これらの図に施て11はp-型シリコン基板、12はフィールド酸化膜、13はp<sup>+</sup>型チャネル・カット領域、14はゲート酸化膜、15はゲート酸低、16.17はn+ 翅ソース、ドレイン領域、18は第1のイオン注入によりソース、ドレイン領域より深く形成された第1のp型領域、19は第2のイオン注入により基板表面

- .8 -

第1のイオン注入を行い第1の不純物導入領域18 を形成し、次いでp型不納物B+ 又はひ第(As+) りん(P+) 等のn型不納物を用いる第2のイオ ン注入を行い第2の不納物導入倒域19を形成す る。とこで(ロ)の構造に於ては上配Miマスク は不要である。しかし集積回路の場合は同一基板 上の他のトランジスタがショートチャネルでなく、 不納物導入領域18及び19が不要の場合は当該 トランジスタの活性倒域をマスクする必要がある ので、かかる意味での粗精度のイオン注入マスク は用いる。不純物導入領域18及び19を形成し たならは次いでゲート電極材料の被着、そのパタ ーンニングによるゲート電板15の形成、波ゲー ト電極15をマズクにして例えばイオン注入によ りn型不純物 (例えばAs+) を導入し、アニー ル処理を施してn+型ソース、ドレイン領域16. 17を形成する。なお該アニール処理により前配 第1の不純物導入領域及び第2不純物導入領域は 活性化され第1のp型領域18及び第2のp型領 城19となる。

特牌昭60-10780(4)

## (f) 発明の効果

以上説明したように本発明によれば、高加速エネルギーのイオン注入と低加速エネルギーのイオン注入と低加速エネルギーのイオン注入の組合せにより、パンチスルーを起す半導体基板内部の不純物濃度と、閾値電圧を決める半導体基板表面近傍の不純物濃度を自由に側御することができる。又上記イオン注入領域の活性化はソース・ドレイン領域形成時の熱処理により同時

- 11 -

Cdは第1、第2のイオン注入の総和によって形成された濃度分布曲線、11はp-型シリコン基板、14はゲート酸化膜、15はゲート電框、16.17はn+型ソース。ドレイン領域、18は第1のp型領域、19は第2のp型領域を示す。

代理人 弁理士 松 岡 安四郎 公司 安昭士

になされるので余分な高温熱処理を裂しない。

従って本発明によれば、極めて容易に、所望の 関値電圧を有し且つソース。ドレイン間虧圧の高 いショートチャネルMISトランジスタが形成で きる。


なお本発明はnチャネルMISトランジスタに 限らず、pチャネルMISトランジスタにも適用 される。

## 4. 図面の簡単な説明


第1図は従来法による閾値電圧調整説明用の不納物護度プロファイル図、第2図は第1図の方法で作られたMOSトランジスタの構造を示す所面図、第3図及び第4図は本発明の方法の異なる映施例に於けるイオン打込み説明用の不納物設度プロファイル図、第5図(イ)及(ロ)は本発明の方法を用いて形成したMOSトランジスタの異なる構造例を示する模式断面図である。


図に於て、L,は基板の表面、L,は基板面上 に形成された海い酸化膜の表面、C,、C,、d はイオン注入された不純物の設度分布曲線、Co,


- 12 -



字 2 D







华5回

